Oricutron & RS232 "loopback"

suite...
Lorsque l'Oric (atmos) est allumé et qu'il ne fait rien on observe pour le signal R/W, le chronogramme suivant:
              25uS
        <-------------> 
5________   ________   ___
0        |_|         |_|   ...
      ca. 2uS 

Toutes les 25uS il y a une écriture d'effectuée, probablement lié au rafraîchissement des RAM dynamiques entre autres.

R/W ____         _____________________...
        |_______|
Ø2     _   _   _   _   _   _   _   _   
    |_| |_| |_| |_| |_| |_| |_| |_| |_...

Ensuite le signal R/!W ne semble jamais être en phase avec I/O... Donc là je comprends pas?!

@Iss: thanks, I do not see no real difference with my implementation except the /CTS & /DSR signals connected together. I can try that! and the /IOcontrol which is using an open collector. I will try this part also. 
  They seem to use the cpu clock directly with a 6551 w/o any troubles?!... That is a good point then and let assume that even if the datasheet says that a CPU high level signal of a minimun of 400nS is required it can work as is
  So I will realize those 2 modifications pretty soon and as usual you will have a feedback

@Iss:
In your schematic the ACIA  chip is named without a "A" suffix, I'm not sure that its internal architecture will be able to run with the Oric' s clock speed.

tout à fait d'accord avec toi kenneth ça reprend la discussion que nous avions eue...
Est ce qu'en revanche tu aurais une piste concernant l'abscence de signal /W  lors d'une ecriture sur via le port $31C par example, alors que j'ai bien le /IO, A0,A1 et une clock correcte maintenant
  Je peux aussi essayer d'utiliser une alim exterieure bien que le montage de la carte série ne consomme pas tant que ça...
To be continued   

Le RW fonctionne bien, sinon l'Oric ne demarrerait pas.
L alim interne est suffisante.
Il faudrait envoyer des datas bidons vers le 6551 pour voir si sur le port serie il y a quelque chose qui sort...

Page 41 du manuel technique il est indiqué comme quoi la base de temps n est pas stable sur RW, l'écriture est aléatoire, il faut regler l'oscillo en conséquence, si Phi2 est pris comme base de temps RW est trop furtif pour etre visible ( a part au début ou l autotest de Ram produit un RW tres régulier) . Il faudrait se caler sur RW on le verrait constamment a l oscillo.
NB: Le cycle que tu as constaté de 25 us doit correspondre au temps de la boucle de test de la RAM a l allumage de l'Oric et les 2uS le temps qu il faut pour une instruction d'écrire chaque "U" dans la mémoire pour le test.

Alors oui, c'est bien ce que j'ai noté et pour la synchro. je ne l'a fait pas en utilisant Ø2 car comme tu le dis ça ne fonctionne pas.
Oui evidemment  si R/W ne fonctionnait pas je ne pourrais même pas charger un programme
En revanche le test d'écriture sur l'interface ne fonctionne pas aucun état bas sur R/W lié a l'envoi d'une valeur vers l'interface... que l'on puisse observe en phase avec /IO... c'est là que je comprends pas car /IO est bien généré au moment où je valide l'envoi d'une valeur via le port d'extension, A0,A1, /CS1, CS0 sont bien générés, le clock a été modifié pour répondre aux exigence du composant  maintenant il me faut vérifier si les datas produites correspondent bien à la valeur choisie, sauf que R/W n'est pas là!
 J'ai revérifie aussi mes soudures, ça ne vient pas de là non plus...

Bon je crois avoir trouvé.
D apres la doc du 6502A, l'ecriture de la donnee sur l interface de fait sur le front descendant de phi2, ce qui signifie que le processeur laisse sur le bus de donnees la data qu moment du front pour que le 6551 puisse la recuperer. Comme le 6551 est trop lent on prolonge l impulsion de phi2 pour avoir les 500nS requis.
Problème....l Oric en 'interne' a une impulsion qui RESTE a 333ns et comme le précise la daasheet du 6502A la donnee reste valide QUE a ce moment la pendant "tHw" de 30ns et du coup, au bout de 363ns...c est fini, la donnee a disparu. Dès que le front descendant du monostable arrive, 137ns plus tard pour que l'acia engrange la valeur, ben, c'est trop tard.
Je pense que sur le schema de Iss le 6551 est trop lent, ou alors il faut uniquement des circuits qui galopent a 2Mhz pour cette horloge tordue

@kenneth, je crois que tu as vu juste!
Suite à ton hypothèse sur le temps de maintien de la data lors d'une phase d'écriture (thw) j'ai vérifier ça avec la DS
et ça corobore exactement tes explications :(
Comme l'Oric Atmos est supposé fonctionner à 1MHz pour moi ça passait hors le CPU est prévu pour fonctionner
jusqu'à 2MHz et comme j'ai pas vérifier -> my BaD!!!
Le schéma de Iss à dû être crée pour les Oric1 dont le processeur était un 6502 et non un 6502A...
C'est bien pour ça que je ne vois pas le bon signal /W, il arrive en effet trop tard. Donc il faudrait faire une interface intermédiaire avec verrous et tout un bazard...
Plutôt que de me lancé dans une usine à gaz, j'ai réussi à
passer au travers des mailles de la spéculation galopante concernant tout ce qui tourne autour de ces vieux micros
et j'ai commander le dernier 6551A que j'ai trouvé encore à un prix raisonnable! (5€)
donc je vais le recevoir dans une dizaine de jours, et je vous tiendrai au courant...
Entre temps je vais quand même câbler un '244 pour les signaux de contrôle et sûrement rajouter un '245 pour le bus de donnée. D'ailleurs dans la doc du 6502 la sortance pour Ø2 est donnée pour 1 charge TTL!!!
donc ça explique pourquoi on peut avoir rapidement une dégradation du signal.